ID do artigo: 000081475 Tipo de conteúdo: Solução de problemas Última revisão: 12/09/2012

No Interlaken PHY IP Core, o software Quartus II relata violações de largura mínima de pulso para alguns sinais de clock PHY

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

No Interlaken PHY IP Core, o software Quartus II relata violações de largura de pulso mínima para o design do PHY Interlaken nos seguintes sinais de clock:

 

altera_pcs|ilkn_pcs_10gbps_inst|sv_ilk_inst|bonded_lane_inst|inst_sv_xcvr_native[0].interlaken_inst|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser|clk90b

altera_pcs|ilkn_pcs_10gbps_inst|sv_ilk_inst|bonded_lane_inst|inst_sv_xcvr_native[0].interlaken_inst|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]

Resolução

Essas violações de largura mínima de pulso são para caminhos falsos. Ignore esses caminhos. Este problema foi corrigido em Quartus II v12.0SP2 para dispositivo de Stratix V.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.