ID do artigo: 000081478 Tipo de conteúdo: Solução de problemas Última revisão: 20/08/2015

Por que eu recebo um erro de ajuste ao tentar colocar o clock do controlador HPS SPI?

Ambiente

    Software Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode receber um erro adequado ao compilar o seu design baseado em soC Cyclone® V se o pino sclk_out associado ao pino hps SPI sclk_out for atribuído a um pino que não está acessível por uma das redes do Clock Regional (RCLK) a que a porta sclk_out do HPS tem acesso.

Erro (14566): não foi possível colocar 1 componentes periféricos devido a conflitos com restrições existentes (1 driver(s) de clock promovido automaticamente)

Resolução

O controlador HPS SPI sclk_out porta pode acessar redes de clock RCLK[76:81] e RCLK[0:9].

Se a porta sclk_out precisa acessar recursos fora dessas regiões, um primitivo LCELL deve ser usado para permitir que outra interconexão seja usada.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.