A seguinte mensagem de erro deve-se à colocação incorreta do pino nPERST no núcleo pci express Intel® FPGA IP núcleo. Por exemplo, você receberá esta mensagem de erro se você usar o pino nPERSTL0 com o HIP esquerdo inferior em Cyclone® dispositivos V.
Erro (175001): não foi possível colocar HARD IP
Informações (175028): o nome ip rígido: instantição de nível |altpcie_cv_hip_ast_hwtcl:dut|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|
altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|arriav_hd_altpe2_hip_top
Erro (10104): Não foi possível encontrar um caminho entre o bloco de E/S e a porta PINPERST do PCI Express Hard IP.
Erro (10151): "HIP_X1_Y15_N0" não é um local legal para "E/S pad" conectado ao PINPERSTN do PCI Express Hard IP.
Informações (10371): 2 possíveis locais para bloco de E/S: PIN_W24, PIN_Y23.
Informações (175029): 1 local afetado
Informações (175029): HIP_X1_Y15_N0
O mapeamento correto para nPERSTL0 e nPERSTL1 em um dispositivo Cyclone® V é:
PCIe Hard IP inferior --> nPERSTL1
PCIe Hard IP > nPERSTL0
Este mapeamento é oposto para dispositivos Stratix® V e Arria® V, onde o PCIe Hard IP inferior está associado ao nPERSTL0 e o PCIe Hard IP superior está associado ao nPERSTL1.