ID do artigo: 000081497 Tipo de conteúdo: Solução de problemas Última revisão: 25/09/2013

Qual é o mapeamento entre os quadrantes de dispositivo definidos do manual e as regiões regionais do planejador de chips de software Quartus II para dispositivos Stratix V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O mapeamento entre os quadrantes de dispositivo definidos do manual e as regiões regionais de clock do planejador de chips de software Quartus® II para dispositivos Stratix® V é o seguinte:

Quadrante do dispositivo 1 = Região do clock regional 0
Quadrante do dispositivo 2 = Região do clock regional 1
Quadrante do dispositivo 3 = Região do Clock Regional 3
Quadrante do dispositivo 4 = Região do Clock Regional 2

Resolução Essas informações serão adicionadas a uma versão futura do manual Stratix V.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.