ID do artigo: 000081527 Tipo de conteúdo: Solução de problemas Última revisão: 18/06/2013

Por que não consigo selecionar um valor no editor de parâmetros para "Leitura de porta mista durante a gravação para RAM de clock de entrada única" ao segmentar o tipo de memória MLAB quando os registros de endereço de leitura ou de saída n...

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os tipos de memória MLAB suportam apenas um valor específico de "Leitura de porta mista durante a gravação para RAM de clock de entrada única" quando os registros de endereço de leitura e de saída estão sendo usados.

Se qualquer uma dessas etapas de registro estiver desabilitada, a memória MLAB será padrão para não se importar com operações de leitura de porta mista durante a gravação.

Resolução

Nenhum

Produtos relacionados

Este artigo aplica-se a 10 produtos

FPGA Stratix® IV E
FPGAs Stratix® III
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GX
FPGA Arria® II GX
FPGA Stratix® V GT
FPGA Arria® II GZ

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.