ID do artigo: 000081567 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que várias instâncias ethernet de Intel® FPGA IP velocidade tripla com transceptor não se encaixam no mesmo quadrante do transceptor?

Ambiente

    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

É devido ao motivo pelo qual o sincronizador de clock para transceptor foi adicionado à entrada de alimentação do transceptor, causando a entrada de alimentação para baixo para cada bloco de transceptor TSE despropulsada pela mesma fonte de entrada de alimentação.

 

 

Resolução

O patch a seguir fornece uma solução para garantir que sinais de redutor de energia em cada bloco de transceptor IP TSE seja comum.

Baixe o software Quartus® II adequado versão 10.1SP1 patch 1.77 dos seguintes links:

Cuidado:

Você deve ter instalado anteriormente o software Quartus II 10.1 SP1 ou instalado o software Quartus II 10.1 SP1 antes de instalar este patch. Caso contrário, o patch não será instalado corretamente e o software Quartus II não será executado corretamente.

Após instalar o patch, regenere sua Ethernet de velocidade tripla Intel® FPGA IP antes de compilar seu projeto.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.