ID do artigo: 000081574 Tipo de conteúdo: Documentação e informações do produto Última revisão: 25/02/2013

Como eu devo definir as configurações de terminação quando eu precisar do padrão HCSL no pino REFCLK do transceptor para o Protocolo PCI Express?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O software Quartus® II versão 9.1 habilita incorretamente a rescisão interna se você definir o padrão de IO HCSL nos pinos REFCLK do transceptor para dispositivos Stratix® IV e Arria® II GX. Você pode selecionar esta opção padrão de IO apenas se o transceptor estiver configurado no modo funcional PCI Express (PIPE).

    Resolução

    Para resolver este problema, siga as etapas abaixo e use o acoplamento DC com terminação externa no pino do relógio.

    1. Adicione a atribuição a seguir ao seu arquivo project .qsf
      set_instance_assignment -name INPUT_TERMINATION OFF -to
    2. Re-compilar o design

    Este problema é corrigido a partir do software Quartus II versão 9.1 SP1.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGAs Arria® II
    FPGA Stratix® IV GX
    FPGA Arria® II GX
    FPGAs Stratix® IV

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.