ID do artigo: 000081585 Tipo de conteúdo: Solução de problemas Última revisão: 26/09/2013

Posso conectar as portas xgmii_rx_clk ou xgmii_tx_clk à porta rx_coreclkin do IP PHY 10GBASE-R?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Não, você não pode conectar as portas xgmii_rx_clk ou xgmii_tx_clk à porta rx_coreclkin do IP PHY 10GBASE-R.

Resolução

Se você habilitar rx_coreclkin porta do PHY IP 10GBASE-R, o sinal de rx_coreclkin de 156,25 MHz deve ser gerado fora do IP.

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGA Stratix® V GX
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.