ID do artigo: 000081645 Tipo de conteúdo: Solução de problemas Última revisão: 11/12/2015

O timeQuest Timing Analyzer relata uma violação de largura de pulso mínimo PLL para PCIe

Ambiente

    Intel® Quartus® II Subscription Edition
    PLL
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Na versão 14.1 do software Quartus II, o analisador de tempoquest relata uma violação de largura de pulso mínima com a saída do clock serial de uma PLL.

Para o núcleo IP PCI Express (PCIe), o TimeQuest Timing Analyzer relata o violações de largura de pulso ao longo do caminho a partir das saídas de clock serial de transmissão (TX) UNIDADE de multiplicador de clock (ATX) de transmissão avançada (ATX) e unidade de multiplicador de clock (CMU) bloqueada por fase fracionada loop (fPLL) para vários destinos na interface serial de alta velocidade (HSSI) TX Canais de fixação de mídia física (PMA). Um exemplo é mostrado abaixo:

; Summary of Paths ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; ; -0.142 ; -0.142 ; 0.000 ; Low Pulse Width ; dut|pll_serial_clk_8g ; Rise ; dut|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x1.phy_g3x1|phy_g3x1|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_buf.inst_twentynm_hssi_pma_tx_buf|clk0_tx ; ; -0.142 ; -0.142 ; 0.000 ; Low Pulse Width ; dut|pll_serial_clk_8g ; Rise ; dut|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x1.phy_g3x1|phy_g3x1|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] ; ; -0.142 ; -0.142 ; 0.000 ; Low Pulse Width ; dut|pll_serial_clk_8g ; Rise ; dut|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x1.phy_g3x1|phy_g3x1|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|hifreqclkp ; ; -0.141 ; -0.141 ; 0.000 ; Low Pulse Width ; dut|pll_serial_clk_8g ; Rise ; dut|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x1.phy_g3x1|phy_g3x1|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_buf.inst_twentynm_hssi_pma_tx_buf|ckp ; ; -0.141 ; -0.141 ; 0.000 ; Low Pulse Width ; dut|pll_serial_clk_8g ; Rise ; dut|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x1.phy_g3x1|phy_g3x1|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|ckdccp ; ...
Resolução

Este problema está corrigido no software Quartus II versão 15.0. Não há nenhuma solução alternativa para versões anteriores de software.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.