Devido a um problema no software Quartus® II versão 13.0 e anterior, designs usando Qsys com adaptadores Avalon-ST podem encontrar o erro acima durante a síntese. Este problema afeta os sistemas Qsys gerados em VHDL. O problema não afeta os sistemas Qsys gerados no HDL Verilog. Este problema se deve a tipos de dados incorretos no diretório de instalação /ip/altera/altera/avalon_st/altera_avalon_st_adapter/altera_avalon_st_adapter_hw.tcl.
Para resolver este problema, baixe o arquivo abaixo para o diretório de instalação /ip/altera/altera/avalon_st/altera_avalon_st_adapter.
Após atualizar o arquivo, consulte o sistema e regenere o sistema para arquivos de síntese de VHDL.
Este problema é corrigido a partir do software Quartus II versão 13.0 SP1.