ID do artigo: 000081716 Tipo de conteúdo: Solução de problemas Última revisão: 15/10/2013

Os erros de bit único são corrigidos quando a opção Ativar a lógica de detecção e correção de erros é selecionada e a opção Habilitar correção automática de erros está desabilitada no controlador SDRAM DDR3 com UniPHY Intel® FPGA IP?

Ambiente

    Controlador SDRAM DDR3 com UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao usar o controlador SDRAM DDR3 com Intel® FPGA IP UniPHY, a opção Ativar a detecção de erros e a lógica de correção está habilitada. Todos os dados que retornarem da memória via comando de leitura com erros de bit único serão corrigidos automaticamente, independentemente de o recurso de correção automática estar habilitado ou não. Isso é feito pelo decodificador, que executa correções de erro de bit único.

 

 

Resolução

A opção Habilitar correção automática de erros é um recurso extra para habilitar outro processo de leitura-modificação de gravação para corrigir o erro de bit único no dispositivo de memória.

A opção Ativar a lógica de detecção e correção de erros só pode corrigir os dados de leitura, não os dados escritos, no dispositivo de memória.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Cyclone® V E
FPGA Arria® V GX
FPGAs Stratix® V
FPGAs Cyclone® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.