Por que recebo mensagens de erro ao compilar bibliotecas Intel com o software ModelSim SE?

Alguns Intel® FPGA propriedade intelectual (IP), como o processador Nios® II embarcado, usa diretivas read_comments_as_HDL on off de síntese e instruir a síntese integrada do software Quartus® II para usar o código HDL comentado para síntese. O IP usa essas diretrizes juntamente com as diretivas translate_on translate_off de síntese e para indicar partes do código HDL que não são destinadas à síntese.

As translate_on diretrizes translate_off e as diretrizes são comumente suportadas em ferramentas de terceiros, read_comments_as_HDL on off no entanto, as e diretrizes são suportadas apenas na síntese integrada quartus II. Se você estiver usando o software LEC conformal cadence no seu fluxo de projeto, o software Quartus II gera este erro durante a compilação porque as diretivas não são homenageadas pela ferramenta LEC conformal.

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Para evitar esse problema, se o LEC cadence não for necessário, mas estiver habilitado devido às configurações anteriores do projeto, selecione como o nome da ferramenta de verificação formal na caixa de diálogo Configurações Quartus II. Se a verificação formal for uma etapa obrigatória no seu fluxo de projeto, você deve editar todos os arquivos de origem IP que contêm a diretiva read_comments_as_HDL de síntese.

Os arquivos que contêm read_comments_as_HDL a diretiva para habilitar o código comentado para síntese (mas desativá-lo para simulação), translate_on translate_off também usam a síntese e as diretrizes para desabilitar o código para síntese (mas habilitar-o para simulação).

Para designs HDL verilog, execute as seguintes etapas para editar cada arquivo de origem Verilog:

1. Encontre um caso em que haja uma diretiva e, em seguida, synthesis translate_on a synthesis translate_off diretiva correspondente seja imidiadamente read_comments_as_HDL on seguida pela diretiva e, em seguida, comentadas linhas de código.
2. Substitua o synthesis translate_off directive por else.
3. Remova as tags de comentários // antes de cada linha do código comentado.
4. Remover O read_comments_as_HDL off diretiva (se ela existir) e adicionar pragma protect ????_block encoding'
** Error: /quartus/eda/sim_lib/mentor/stratixv_atoms_ncrypt.v(26): Pragma protect keyword expected
** Error: /quartus/eda/sim_lib/mentor/stratixv_atoms_ncrypt.v(28): A key_method must be specified.
** Error: /quartus/eda/sim_lib/mentor/stratixv_atoms_ncrypt.v(28): near ",": syntax error, unexpected ',', expecting "class"

   Para evitar esses erros, use a versão do software ModelSim SE compatível com a versão do software Quartus II. Para verificar qual versão do software ModelSim SE é suportada, consulte a seção Informações de interface EDA das Notas de versão do software Quartus II (PDF) para a versão atual do software Quartus II ou a página Arquivo de documentação para versões mais antigas das Notas de versão do software Quartus II. Por exemplo, o software Quartus II versão 11.0 SP1 é compatível com o software ModelSim SE versão 6.6d.