ID do artigo: 000081816 Tipo de conteúdo: Solução de problemas Última revisão: 27/01/2014

Por que há duas relações de configuração diferentes para caminhos de sincronização para a porta altera_reserved_tdo no analisador de tempoquest?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 12.0 SP1 e posterior, você pode ver duas relações diferentes para caminhos de sincronização para a porta altera_reserved_tdo. Este problema ocorre em designs Arria® V, Cyclone® V e Stratix® V que usam o Analisador lógico SignalTap™ II e restringem manualmente a porta altera_reserved_tdo de armazenamento.

O TimeQuest Timing™ Analyzer relata incorretamente os caminhos de sincronização da borda ascendente e da borda em queda.

Resolução

Este problema é corrigido a partir do software Quartus II versão 12.1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.