ID do artigo: 000081888 Tipo de conteúdo: Mensagens de erro Última revisão: 11/12/2013

Erro (175001): não foi possível colocar o caminho necessário para roteá-la do núcleo PLD para o pino de E/S

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver este erro nas versões 13.0 e 13.1 do software Quartus® II ao usar soCs Arria® V ou Cyclone® V. Este erro ocorre quando você usa os pinos de E/S do Sistema de processador rígido (HPS) e instanciona uma Intel® FPGA IP ALTLVDS no design FPGA de armazenamento.

Este não é um erro válido; não há dependências de recursos entre os pinos de E/S hps e os pinos de E/S FPGA E/S.

Resolução

Baixe o patch a seguir para corrigir este erro para o software Quartus II versão 13.1:

 

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Arria® V ST SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.