ID do artigo: 000081919 Tipo de conteúdo: Solução de problemas Última revisão: 16/06/2015

Por que meu controlador Arria V QDR II e QDRII SRAM com UniPHY IP ausente em um sinal de clock CQn?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição A Arria® V não suporta um clock CQ complementar. Em vez disso, ambas as bordas do clock CQ são usadas para capturar os dados de leitura.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGAs Arria® V e FPGAs SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.