ID do artigo: 000081942 Tipo de conteúdo: Solução de problemas Última revisão: 19/12/2013

Por que a afi_rlat está ligada ao solo na minha instância somente do PHY baseada no UniPHY da interface de memória externa?

Ambiente

    Intel® Quartus® II Subscription Edition
    Controlador SDRAM DDR3 com UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O uso do sinal afi_rlat não é suportado para designs somente PHY.

Resolução

A solução alternativa é usar o sinal afi_rdata_valid para determinar quando os dados de leitura válidos estão disponíveis.

Para obter mais informações, consulte o manual da interface de memória externa.

Produtos relacionados

Este artigo aplica-se a 17 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® IV GX
FPGAs Stratix® III
FPGA Stratix® IV GT
FPGA Stratix® V E
FPGA Stratix® IV E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.