ID do artigo: 000081945 Tipo de conteúdo: Documentação e informações do produto Última revisão: 15/04/2015

Como posso usar os registros VSEC no meu Hard IP para PCI Express?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A seguir, uma estrutura para implementação do uso do registro VSEC.

Resolução

1) Configure sua memória VSEC na malha FPGA usando RAM interna.

2) No Altera® Cabeçalho de capacidade estendida específico para fornecedor (VSEC) (offset 0x200), definir bits [31:20]para 0x400 (espaço reservado para o HardIP, outros locais reservados também estão disponíveis)

3) Decodificar os TLPs que visam a faixa de 0x400 mais () o tamanho da memória necessária para a nova capacidade VSEC

4) Certifique-se de que a memória VSEC é decodificada e codificada através da lógica da camada de aplicativo

Produtos relacionados

Este artigo aplica-se a 16 produtos

FPGA Cyclone® V GX
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC
FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GT
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.