ID do artigo: 000081961 Tipo de conteúdo: Solução de problemas Última revisão: 31/12/2013

Existem requisitos adicionais ao realizar reconfiguração dinâmica do PLL da CMU para taxas de dados acima de 4 Gbps em dispositivos Arria V GX ES?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Sim, ao realizar reconfiguração dinâmica do PLL da CMU para taxas de dados acima de 4 Gbps em dispositivos Arria® V GX ES, você precisa executar transações adicionais para concluir a sequência de reconfiguração.

O pseudo-código a seguir fornece um exemplo da sequência de transação adicional necessária na interface de gerenciamento do controlador de reconfiguração.

  1. write_reg(0x030, 5); Selecione o endereço lógico da CMU PLL ie 5
  2. write_reg(0x033, 0); Escreva 0 para o registro de endereços
  3. write_reg(0x034, 0); Gravar 0 no registro de dados
  4. write_reg(0x032, 1); Operação de gravação de gatilho

Consulte o Arria V ES Errata para outros requisitos ao operar a CMU PLL acima das taxas de dados de 4 Gbps.

Esta sequência adicional não é necessária para dispositivos de produção Arria V GX

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Arria® V e FPGAs SoC
FPGA Arria® V GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.