ID do artigo: 000081965 Tipo de conteúdo: Documentação e informações do produto Última revisão: 01/10/2013

Como eu faço a simulação de IBIS quando um pino VREF é usado como pino de E/S regular de propósito geral?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A capacitação do pino é maior em pinos VREF do que pinos de E/S de uso geral.  Os modelos IBIS não contêm a capacitação adicional de pinos para os pinos VREF quando usados como pinos de E/S regulares.  Você deve adicionar um capacitor de entrada à simulação do IBIS para dar conta da capacitação adicional.

Consulte a respectiva ficha técnica do dispositivo para obter o valor de capacitação do pino VREF para o dispositivo que você está direcionando. 

 

 

Produtos relacionados

Este artigo aplica-se a 16 produtos

FPGA Cyclone® V GT
FPGAs Cyclone® III
FPGA Cyclone® IV E
FPGA Cyclone® IV GX
FPGA Cyclone® II
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGAs Cyclone®
FPGA Arria® V GT
FPGA Cyclone® III LS
FPGA SoC Cyclone® V SE
FPGA Cyclone® V E

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.