ID do artigo: 000081966 Tipo de conteúdo: Solução de problemas Última revisão: 01/04/2013

Os pinos de saída de reconfiguração parcial dos dispositivos Stratix V, Arria V e Cyclone V configurados como Open Drain por padrão, quando esses pinos estão habilitados no meu projeto Quartus II?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Nas versões de software Quartus® II 12.1 e anteriores, se os pinos de reconfiguração parcial (RP) estiverem habilitados para dispositivos Stratix® V, Arria® V ou Cyclone® V, as saídas não serão configuradas como Open Drain e elas serão alimentadas pelo fornecimento de VCCIO do banco em que residem.
Resolução A funcionalidade Open Drain será fornecida como uma opção para esses pinos em uma versão futura do software Quartus II.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.