ID do artigo: 000082007 Tipo de conteúdo: Solução de problemas Última revisão: 29/08/2012

Por que "X" aparece na saída Q de uma Megfunção SCFIFO quando eu faço uma simulação de netlist em simuladores de terceiros?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Este problema pode ocorrer durante uma simulação de sincronização no nível do portão quando a frequência do clock de uma Megafunção SCFIFO é superior a 400 MHz. Este problema se deve aos valores de temporismo incorretos no arquivo SDO gerados pelo netlist writer no software Quartus® II versão 5.1 SP1.

Este problema foi corrigido a partir do software Quartus II versão 6.0.

O patch 1.14 também está disponível para corrigir este problema para a versão 5.1 SP1. Entre em Altera aplicativos para o patch.

Este problema não ocorre quando você simula seu design no software Quartus II.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® II

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.