ID do artigo: 000082008 Tipo de conteúdo: Solução de problemas Última revisão: 17/11/2014

Existe alguma diferença no comportamento entre a simulação de RTL e o hardware ao implementar a reconfiguração dinâmica PLL do Rx CDR usando o método de gravação direta dos dispositivos Stratix® V?

Ambiente

    Intel® Quartus® II Subscription Edition
    PLL Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, você pode ver diferenças no comportamento entre simulação de RTL e hardware ao implementar a reconfiguração dinâmica PLL do Rx CDR usando o método de gravação direta em dispositivos Stratix® V.

Resolução

Para simulação de RTL, é possível escrever a diferença no arquivo MIF usando o método de gravação direta. Para o hardware, todo o arquivo Rx CDR PLL MIF deve ser gravado.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V GX
FPGA Stratix® V GT
FPGAs Stratix® V
FPGA Stratix® V GS

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.