O motivo da diferença é que as PLLs aprimoradas têm uma taxa máxima de clock de saída de 526 MHz ao conduzir seus pinos de saída de clock dedicados. Esta taxa máxima de clock de saída é limitada ainda mais dependendo do padrão de E/S usado no pino PLL_OUT e também no pacote do dispositivo. Por exemplo, em pacotes flip-chip, a taxa máxima de clock de saída LVDS é de 500 MHz para um dispositivo de nível de velocidade -5. Em pacotes de ligação de fio, a taxa máxima de clock de saída LVDS é de 311 MHz para um dispositivo de -5 velocidades.
Ambiente
O motivo da diferença é que as PLLs aprimoradas têm uma taxa máxima de clock de saída de 526 MHz ao conduzir seus pinos de saída de clock dedicados. Esta taxa máxima de clock de saída é limitada ainda mais dependendo do padrão de E/S usado no pino PLL_OUT e também no pacote do dispositivo. Por exemplo, em pacotes flip-chip, a taxa máxima de clock de saída LVDS é de 500 MHz para um dispositivo de nível de velocidade -5. Em pacotes de ligação de fio, a taxa máxima de clock de saída LVDS é de 311 MHz para um dispositivo de -5 velocidades.