ID do artigo: 000082089 Tipo de conteúdo: Solução de problemas Última revisão: 30/10/2018

Por que uma mensagem de informação de violação de sincronização de largura de pulso mínima é relatada durante a compilação do hard IP Intel® Stratix® 10 para PCI Express* IP Core versão 18.1?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
    Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema no Intel® Stratix® 10 Hard IP para PCI Express* IP Core versão 18.1, você pode observar uma mensagem de violação de sincronização de largura de pulso mínima durante a compilação.

 

 

Resolução

Esta mensagem pode ser ignorada com segurança.

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 19.1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.