ID do artigo: 000082092 Tipo de conteúdo: Solução de problemas Última revisão: 03/09/2018

Por que a reinicialização de TX, RX e CSR não funciona corretamente ao usar o hard IP Intel® Stratix® 10 FPAG E-Tile para Ethernet Intel® FPGA IP Core?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Ao usar o hard IP Intel® Stratix® FPGA FPGA FPGA para Ethernet Intel® FPGA IP Core, as reinicializações TX, RX e CSR não funcionam corretamente devido a um erro no arquivo alt_ehipc3_sl_soft.sv, os seguintes sinais estão conectados conforme abaixo:

          .soft_tx_rst_in (i_sl_soft_csr_rst),

.soft_rx_rst_in (i_sl_soft_tx_rst),

.soft_csr_rst_in (i_sl_soft_rx_rst),

Isso foi confirmado como um bug.

Resolução

Para resolver este problema, use os sinais da seguinte maneira:

1. Para redefinir o soft_tx-rst_in use i_sl_soft_csr_rst

2. Para redefinir o soft_rx_rst_in uso i_sl_soft_tx_rst

3. Para redefinir o soft_csr_rst_in uso i_sl_soft_rx_rst

Este problema foi corrigido a partir da Intel® Quartus® versão 18.0 do software Prime versão 1.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.