ID do artigo: 000082098 Tipo de conteúdo: Solução de problemas Última revisão: 22/11/2018

Por que o parâmetro 'Tamanho' para o BAR0 para BAR5 é definido como 4 por padrão na interface Intel® Arria® 10 ou Intel® Cyclone® 10 GX Avalon®-MM para PCI Express* versão 18.0?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema na interface Intel® Arria® ou Intel® Cyclone® 10 GX Avalon®-MM para PCI Express* versão 18.0, o parâmetro 'Tamanho' para BAR0 a BAR5 é lido apenas e definido como 4 por padrão.

    Resolução

    Para resolver este problema, migrar seu design para a interface Intel® Arria® ou Intel® Cyclone® 10 GX Avalon®-MM para PCI Express* versão 18.1.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGA Intel® Arria® 10 GX
    FPGA Intel® Cyclone® 10 GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.