Este erro ocorre quando você compila o design de referência USB do kit de desenvolvimento MAX® II (versões anteriores a 6.0.1) com as versões 5.0 e posteriores do software Quartus® II.
Este erro é devido a uma restrição introduzida no sofware Quartus II versão 5.0 para fazer com que o software cumpra mais de perto o padrão HDL Verilog. As portas de entrada não podem ser do tipo reg, mas isso não é aplicado nas versões do software Quartus II 4.2 e anteriores.
Para evitar esses erros, exclua a linha "reg [10:0] barramento;" e outras linhas semelhantes onde os tipos de entrada são declarados como reg.
Este problema é corrigido a partir do kit de desenvolvimento MAX II versão 6.0.1. Use mySupport para solicitar a versão mais recente. Você também pode baixar a versão 6.0.1 do kit de desenvolvimento MAX II a partir do seguinte link: ftp.altera.com/outgoing/devkit/MII_1270N_Kit-v6.0.1.exe.