ID do artigo: 000082139 Tipo de conteúdo: Mensagens de erro Última revisão: 11/09/2012

Erro: o pll_areset de porta está sendo definido no estado USADO, incompatível com as configurações atuais de DESERIALIZATION_FACTOR(<j>), USE_EXTERNAL_PLL(ON). O estado legal não é USADO</j>

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Este erro pode ser gerado pelo software Quartus® II versão 10.0 ao criar uma megafunção ALTLVDS_RX usando o Gerenciador de plug-in MegaWizard™. Este erro ocorre quando o modo de alinhamento de fase dinâmica (DPA) é ativado e a megafunção usa um PLL externo para projetos que visam dispositivos Stratix® III, Stratix IV, Arria® GX, Arria II GX, HardCopy® III e HardCopy IV.

Um patch está disponível para corrigir este problema para o software Quartus II versão 10.0. Baixe e instale o Patch 0.32 no link abaixo.

Este problema é corrigido a partir do software Quartus II versão 10.0 SP1.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 9 produtos

Dispositivos ASIC HardCopy™ III
Dispositivos ASIC HardCopy™ IV E
Dispositivos ASIC HardCopy™ IV GX
FPGAs Stratix® III
FPGA Stratix® IV E
FPGA Arria® II GX
FPGA Arria® GX
FPGA Stratix® IV GT
FPGA Stratix® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.