ID do artigo: 000082147 Tipo de conteúdo: Documentação e informações do produto Última revisão: 17/04/2015

Como posso restringir a sincronização do IP do Serial Flash Loader (SFL) em dispositivos Cyclone III e Cyclone IV?

Ambiente

  • Driver de software MicroBlaster™ Passive Serial
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Ao programar um dispositivo de configuração serial (EPCS), um dispositivo de configuração quad-serial (EPCQ) com o SERIAL Flash Loader (SFL) IP em dispositivos Cyclone® III e Cyclone IV, você pode usar o seguinte . As restrições do SDC para sincronizar corretamente restringem o SFL.

    Observe que você precisa modificar nomes de sinais, caminhos e temporização de acordo com o seu design, dispositivo de configuração e comprimentos de rastreamento da placa.

     

    #clock

    derive_clock_uncertainty

    create_generated_clock -name {altera_dclk} -source [get_ports {altera_reserved_tck}] -master_clock {altera_reserved_tck} [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_DCLK}]

     

    #constrain porta JTAG
    set_input_delay -clock altera_reserved_tck 20 [get_ports altera_reserved_tdi]

    set_input_delay -clock altera_reserved_tck 20 [get_ports altera_reserved_tms]

    set_output_delay -clock altera_reserved_tck 20 [get_ports altera_reserved_tdo]

     

    #ASMI porta

    set_output_delay -add_delay -clock [get_clocks {altera_dclk}] 13.000 [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_SCE}]
    set_output_delay -add_delay -clock [get_clocks {altera_dclk}] 8.000 [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_SDO}]
    set_input_delay -add_delay -clock [get_clocks {altera_dclk}] 11.000 [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_DATA0}]

     

    #Remove de clock definidos por Time Quest

    remove_clock_groups-tudo

     

    #Set falso caminho

    set_false_path -de [get_ports {altera_reserved_tck}] -a [get_keepers {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_DCLK}]
    set_false_path -de [get_keepers {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM:sfl_inst_enhanced|device_dclk_en_reg}] -, para [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_DCLK}]

     

    Resolução

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Cyclone® III LS
    FPGA Cyclone® IV E
    FPGA Cyclone® IV GX
    FPGAs Cyclone® III

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.