ID do artigo: 000082192 Tipo de conteúdo: Mensagens de erro Última revisão: 15/10/2013

Aviso (332174): filtro ignorado em <variation name="">_p0.sdc(679): _UNDEFINED_PIN__driver_core_clk não foi compatível com um clock</variation>

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Quando você usa o controlador de memória dura no software Quartus® II versão 12.0sp2 e compila os arquivos gerados pelo Qsys <variation name>_example_design/example project ou pelos arquivos na pasta em vez da pasta gerada pelo IP Megawizard, você pode obter o seguinte aviso.

    Warning (332174): Ignored filter at _p0.sdc(679): _UNDEFINED_PIN__driver_core_clk could not be matched with a clock

    pll_driver_core_clk é o clock do driver apenas para o projeto de exemplo. Se você não estiver usando o projeto de exemplo, Quartus não reconhecerá o clock do driver na lógica do usuário. Isso faz com que o aviso apareça.

    Resolução

    Você pode ignorar o aviso com segurança e criar suas próprias restrições de temporização para o clock de referência PLL.

    Este problema é corrigido no software Quartus II versão 13.0.

    Produtos relacionados

    Este artigo aplica-se a 11 produtos

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.