ID do artigo: 000082220 Tipo de conteúdo: Documentação e informações do produto Última revisão: 26/09/2018

Como posso determinar se há um "estouro de buffer de conclusão de RX" com o Intel® Arria® 10 ou o núcleo IP do PCIe* Avalon®-MM Intel® Cyclone® 10, se o Platform Designer não permitir que os usuários habilitem essa opção?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A Intel® Arria® 10 ou Intel® Cyclone® versão DMA pcIe* Avalon MM® de 10 PCIe* do núcleo IP não permite que os usuários habilitem a opção "estouro de buffer de conclusão RX".  Isso porque o mecanismo DMA garante que ele não solicitará completações que excedam o tamanho do buffer disponível.

Além disso, de acordo com a especificação PCI-SIG, o ponto final precisa anunciar espaço de buffer de conclusão infinita para a porta raiz.

Resolução

A opção "estouro de buffer de conclusão RX" não pode ser habilitada para a versão de DMA do núcleo IP do Intel® Arria® 10 ou Intel® Cyclone® 10 PCIe* Avalon-MM®, e deve ser desmarcada.

 

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Intel® Cyclone® 10 GX
FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.