Problema crítico
Ao usar o IP Ethernet 25G FPGA para dispositivos Intel® Arria® 10 ou Intel® Stratix® 10, os marcadores de alinhamento RS-FEC opcionais não estão de acordo com a versão final da especificação.
A operação do subcamada PCS 25G - 50G Spec 3.2.1.1.2 25G para links que usam RS-FEC afirma que os marcadores de alinhamento devem ser:
[256] = 0
[255:0] ='{
0xC1, 0x68, 0x21, 0x33, 0x3E, 0x97, 0xDE, 0xCC, // AM0 (pista PCS 0)
0xF0, 0xC4, 0xE6, 0x33, 0x0F, 0x3B, 0x19, 0xCC, // AM1 (pista PCS 1)
0xC5, 0x65, 0x9B, 0x33, 0x3A, 0x9A, 0x64, 0xCC, // AM2 (pista PCS 2)
0xA2, 0x79, 0x3D, 0x33, 0x5D, 0x86, 0xC2, 0xCC}; AM3 (pista PCS 3)
O IP Ethernet 25G envia:
[256] = 1
[255:0] ='{
0xC1, 0x68, 0x21, 0x33, 0x3E, 0x97, 0xDE, 0xCC, // AM0 (pista PCS 0)
0xF0, 0xC4, 0xE6, 0x00, 0x0F, 0x3B, 0x19, 0xFF, // AM1 (pista PCS 1)
0xC5, 0x65, 0x9B, 0x00, 0x3A, 0x9A, 0x64, 0xFF, // AM2 (pista PCS 2)
0xA2, 0x79, 0x3D, 0x00, 0x5D, 0x86, 0xC2, 0xFF}; AM3 (pista PCS 3)
Os marcadores de alinhamento AM1, AM2 e AM3 usam valores incorretos de BIP3 e BIP7 de 0x00 e 0xFF. 0x33 e 0xCC devem ser usados como em AM0.
Conforme indicado no guia do usuário, isso é devido ao IP Ethernet 25G conforme a versão 1.6 do Draft 1.6 da especificação Ethernet 25G e 50G.
Não existe solução alternativa para este problema.
Este problema foi corrigido a partir da versão 19.1 do software Intel® Quartus® Prime Design.