Você pode encontrar o aviso acima no painel Mensagens do Sistema de Editor de Parâmetros IP ao tentar gerar uma instância IP Ethernet 25 G Stratix® 10 FPGA para um dispositivo Stratix® 10 com silício ES1 ou ES2 H-Tile.
Para contornar este aviso, você deve direcionar um dispositivo Stratix® 10 com Tile H ES3 ou silício de produção ao criar seu projeto no software Quartus® Prime Pro.