Altera identificou o seguinte problema no Quartus® II 9.0SP2 para configurações do modo básico de transceptor Stratix® IV (PMA Direct).
Os modelos de sincronização de software são preliminares, o que pode resultar em violações de temporização para designs usando configurações de modo básico (PMA Direct). Para resolver o problema, siga as diretrizes de projeto abaixo.
a) Para atender aos requisitos de configuração e tempo de espera na interface de malha FPGA receptor,
a captura recebe dados paralelos (rx_dataout) usando a borda positiva do clock recuperado (rx_clkout) e adiciona a seguinte restrição de vários ciclos no arquivo SDC.
set_multicycle_path -setup -a partir de [get_registers rx_data_reg*] 0
set_multicycle_path -hold-from [get_registers rx_data_reg*] 0
rx_data_reg são os registros usados para capturar os dados RX da porta rx_dataout do PMA RX no núcleo FPGA.
b) Se o seu design compilado usando este procedimento mostrar violações de sincronização (depende da taxa de dados do transceptor e da utilização lógica), use a borda negativa do rx_clkout para clock dos dados paralelos de recebimento e remova as restrições de vários ciclos mencionadas acima do arquivo SDC. Para obter informações adicionais, consulte a nota do aplicativo AN580 - Alcançando o encerramento do tempo nos modos básicos (PMA Direct) (PDF).