ID do artigo: 000082329 Tipo de conteúdo: Solução de problemas Última revisão: 03/12/2012

O Fitter Quartus II gera avisos críticos de 0 ppm ao regenerar núcleos PHY IP subjacentes em núcleos MAC e PHY IP de 40 GbE e 100 GbE

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Os núcleos MAC e PHY IP de 40 GbE e 100 GbE incluem núcleos PHY IP gerado pelo Gerenciador de plug-in MegaWizard. Ao regenerar o PHY Núcleos IP com uma revisão de software Quartus II mais recente, o Quartus O fitter pode gerar avisos críticos sobre relacionamentos de 0 ppm entre vários canais de PMA.

    Resolução

    Este problema é corrigido na versão do software 12.1 Quartus de o núcleo IP.

    Para a versão 12.0 do núcleo IP, o Quartus Fitter verifica a variação necessária de 0 ppm entre clocks que transmitem ou recebem dados seriais em diferentes vias PMA. A ferramenta não reconhece a arquitetura de clocking colocada acima das vias PHY; quando não há adicional informações são fornecidas o seguinte aviso crítico de 0 ppm é produzido pelo Fitter no software Quartus II versão 12.0 para os dispositivos Stratix IV e Stratix V:

    Critical Warning (178012): Coreclk source from 10G RX PCS atom alt_e100_pma:pma|alt_e100_e10x10:gx|.....si_10g_rx_pcs|wys do not have same 0ppm source with respected to PCS internal clock because rx_pld_clk source of 10G RX PCS atom alt_e100_pma:pma|alt_e100_e10x10:....�

    Para corrigir este problema, o arquivo .qsf do nível superior o design deve conter restrições específicas.

    Projetos baseados no dispositivo Stratix IV devem conter o seguinte Restrições:

    • set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from * -to *
    • set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from * -to *

    Os designs baseados no dispositivo Stratix V devem conter o seguinte Restrições:

    • set_instance_assignment -name GXB_0PPM_CORECLK ON -to *
    • set_instance_assignment -name GXB_0PPM_CORECLK ON -to *

    Exemplos dessas configurações podem ser encontrados nos arquivos .qsf para os vários invólucros sob alt_eth_40g/quartus_synth/wrappers/ e alt_eth_100g/quartus_synth/wrappers/diretórios. Por exemplo, o invólucro alt_100g_phy no alt_eth_100g/quartus_synth/wrappers/diretório contém arquivos alt_e100_phy_siv.qsf e alt_e100_phy_siv.qsf com as restrições apropriadas descritas acima.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs Stratix® IV
    FPGAs Stratix® V

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.