Por que a configuração via protocolo (CvP) falha ao iniciar a atualização de imagem do núcleo no PCIe Gen1 x1 no Cyclone® V ou no Arria® V?

Devido a um problema na atualização 4 da versão 13.1 do software Quartus® II e anterior, o CvP pode não iniciar a atualização de imagem do núcleo mostrando um erro de tempo limite no PCI Express® Gen 1 x1 em Cyclone® V ou Arria® V.

O problema afeta a atualização de imagem do núcleo tanto no modo de atualização do CvP quanto no modo de inicialização do CvP. Ela não afeta a primeira configuração de imagem do núcleo logo após a configuração de imagem de periferia no modo de inicialização do CvP. O problema não acontece no PCIe Gen 1 x4 ou x8.

Para evitar esse problema, execute as seguintes etapas:

1. Procure a instância do Controlador de reconfiguração chamada alt_xcvr_reconfig e comente toda a reconfig_controller em seu projeto.
2. Adicione as 5 linhas mostradas no Verilog HDL abaixo após a instância com comentários, alt_xcvr_reconfig:
   
   fio [69:0] reconfig_to_xcvr_bus = {25\'h0, 1\'b1, 44\'h0};
   atribuir pcie_reconfig_driver_0_reconfig_mgmt_waitrequest = 1\'b0;
   atribuir pcie_reconfig_driver_0_reconfig_mgmt_readdata = 32\'h0;
   atribuir alt_xcvr_reconfig_0_reconfig_busy_reconfig_busy = 1\'b0;
   atribuir alt_xcvr_reconfig_0_reconfig_to_xcvr_reconfig_to_xcv r = { 2 {reconfig_to_xcvr_bus}};

Este problema está programado para ser corrigido em uma versão futura do software Quartus® II.