ID do artigo: 000082370 Tipo de conteúdo: Solução de problemas Última revisão: 15/08/2018

Por que a compilação Intel® Quartus® Prime Pro mostra a mensagem de aviso: "Ignorada set_max_skew em alt_e2550_ptp_fifo_top.sdc" ao compilar um design FPGA com ethernet 25G Intel® FPGA IP?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet de 25G Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema com a ethernet 25G Intel® FPGA IP v18.0 e a versão anterior, a compilação de design Intel® Quartus® Prime mostrará a mensagem de aviso: "Ignorada set_max_skew em alt_e2550_ptp_fifo_top.sdc" quando implementada em VHDL e com várias instâncias do Intel FPGA IP Ethernet 25G no design.

Resolução

Para resolver este problema:

No arquivo alt_e2550_ptp_fifo_top.sdc:

DE:

definir inst_list [query_collection -list -all $inst]

foreach each_inst $inst_list {

Para:

foreach_in_collection each_inst_tmp $inst {

definir each_inst [get_node_info -name $each_inst_tmp]

 

Este problema foi corrigido a partir do Intel® Quartus® Prime Pro versão 18.0.1

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.