ID do artigo: 000082371 Tipo de conteúdo: Solução de problemas Última revisão: 22/06/2018

Por que o ip Intel® Arria® 10 fPLL gera a mudança de fase errada?

Ambiente

    Intel® Quartus® Prime Pro Edition
    fPLL Intel® Arria® 10 Cyclone® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com o software Intel® Quartus® Prime Edition versão 17.1, você pode ver que o ip fPLL para Intel® Arria® 10 configura uma mudança de fase incorreta. Ele gera o dobro da mudança de fase desejada.

 

 

Resolução

Para resolver este problema, defina uma mudança de fase para ser metade do que você precisa.

Para verificar as configurações de mudança de fase, use o comando TimeQuest Timing Analyzer "derive_pll_clocks". Ele relata a configuração de hardware real.

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.