ID do artigo: 000082380 Tipo de conteúdo: Solução de problemas Última revisão: 29/06/2018

Ao usar Intel® Arria® 10 PCI* Express Hard IP, por que os vetores (0x05c) alocados de dados de mensagem não são writeables na estrutura de capacidade do MSI quando a opção Ativar várias mensagens está configurada?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Em Intel® Arria® 10 FPGAs, os bits vetoriais alocados de dados da mensagem PCIe* não são escritos quando a opção Ativar várias mensagens é definida.

Por exemplo, quando Multiple Message Enable é definido como 3'b010 e 32'hFFFFFFFF é escrito no campo de dados de mensagem de espaço de configuração e as entradas de interrupção do usuário são todas 0, o software só pode ler 32'hFFFFFFFC.

Este é um pequeno bug, uma vez que o pacote de MSI gerado pelo Intel® Arria® 10 Hard IP ainda está correto.

 

Resolução

Não há nenhum plano para resolver este problema. Seu projeto deve estar ciente de que os bits vetoriais alocados de dados de mensagem nem sempre são lidos pelo SW quando a opção Ativar várias mensagens está definida.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.