ID do artigo: 000082421 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o tamanho da BARRA de E/S PCIe é limitado a 4kBytes no compilador IP para a GUI PCI Express Megawizard quando configurado como Endpoint Herdado?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição De acordo com PCI® Especificações básicas 3.0, o espaço de E/S não deve consumir mais de 256 bytes por registro de endereço base de E/S e os 16 bits superiores de registros de endereço base de E/S são conectados a zero para dispositivos destinados ao sistema de E/S de 16 bits.  Como o espaço de E/S é geralmente usado para controlar periféricos como acessos de palavras simples, os usuários geralmente não precisam alocar um grande mapa de memória de E/S para esse fim.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.