ID do artigo: 000082428 Tipo de conteúdo: Mensagens de erro Última revisão: 14/08/2012

Erro (169026): o oct_rzqin pino é incompatível com o banco de E/S {bank}. Ele usa o SSTL-135 padrão de E/S, que tem requisito de VCCIO de 1,35V. O requisito é incompatível com a configuração vcCIO do banco ou outras saídas ou pinos bidireci...

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Esse erro pode acontecer se você estiver tentando implementar a interface DDR3L SDRAM usando o controlador IP baseado no UniPHY. A interface SDRAM DDR3L usa o padrão de E/S SSTL-1,35V, o pino oct_rzq também requer o padrão de E/SSTL-1.35V.

Erro (169026): o oct_rzqin pino é incompatível com o banco de E/S {bank}. Ele usa o SSTL-135 padrão de E/S, que tem requisito de VCCIO de 1,35V.  Esse requisito é incompatível com a configuração de VCCIO do banco ou outras saídas ou pinos bidirecionais no banco usando VCCIO 2.5V.

Resolução

Faça a seguinte atribuição manualmente no arquivo QSF do projeto:

set_instance_assignment nome IO_STANDARD "SSTL-135" -para oct_rzqin

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GS
FPGA Stratix® V GT

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.