Descrição
Esta mensagem de erro é encontrada nas versões 2.1 e acima do software Quartus II. Ele indica que um nó no design tem várias atribuições porque a rede tem mais de um driver no design. O segundo erro indica um número de linha no final de um bloco de projeto em que uma das tarefas é feita. Você deve corrigir o seu código HDL ou VHDL verilog para que você não faça várias atribuições ou drivers para o mesmo sinal.
As versões do software Quartus II inferiores a 2.1 não produziram um erro para esse tipo de atribuição ilegal de múltiplas atribuições. Portanto, você pode ver este erro com o código mais antigo compilado com êxito em uma versão anterior a 2.1 porque o código pode ter confiado no Compilador para não dar um erro para esses casos. Várias atribuições para o mesmo sinal, no entanto, não são suportadas nas línguas HDL ou VHDL verilog, e outras ferramentas de síntese de terceiros também produzirão um erro para este tipo de codificação. Você deve corrigir seu código HDL para corrigir este problema e eliminar a mensagem de erro durante a compilação.