ID do artigo: 000082511 Tipo de conteúdo: Solução de problemas Última revisão: 13/08/2012

Por que vejo ciclos de atualização longos ao usar o controlador SDRAM DDR3 com UniPHY em Stratix dispositivos V?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você verá longos tempos de atualização, tanto no hardware quanto na simulação, ao usar o controlador de SDRAM DDR3 IP baseado no UniPHY em dispositivos Stratix® V, se o recurso "Habilitar o rastreamento de DQS de leitura" estiver habilitado.

O rastreamento do DQS de leitura é recomendado quando a frequência do clock de memória é de 533 MHz ou superior.

Quando o rastreamento de DQS estiver habilitado, o controlador será parado após o ciclo de atualização (tRFC é atendido) e o controle da interface será passado para o sequenciador. O sequenciador executará rotinas de leitura (Ativar a pré-carga de leitura) para capturar as informações de rastreamento do DQS.

O rastreamento de DQS é realizado toda vez que o controlador completa uma atualização, h ence o tempo de atualização tomado pelo controlador pode parecer ser mais longo do que o necessário.

Se "Habilitar o rastreamento de DQS de leitura" estiver desabilitado, os tempos de atualização continuarão em conformidade com os requisitos de memória.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGAs Stratix® V
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.