ID do artigo: 000082517 Tipo de conteúdo: Mensagens de erro Última revisão: 29/06/2014

Aviso crítico: parâmetro "crcchk_init" da instância "...| sv_hssi_10g_rx_pcs_rbc" tem valor "" ilegal atribuído a ele. Os valores dos parâmetros válidos são: '(crcchk_int)'. Usando o valor "crcchk_int"

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver a seguinte mensagem de aviso ao implementar o dispositivo Stratix® V 10GBaser-R IP nas versões 13.1 e anterior do software Quartus® II.

Informações (10648): Informações sobre a tarefa do sistema de exibição de HDL verilog em sv_hssi_10g_rx_pcs_rbc.sv(1916): Aviso crítico: parâmetro "crcchk_init" de instância "...| sv_hssi_10g_rx_pcs_rbc" tem valor "" ilegal atribuído a ele.  Os valores dos parâmetros válidos são: '(crcchk_int)'.  Usando o valor "crcchk_int"
Informações (10648): Informações sobre a tarefa do sistema de exibição de HDL verilog em sv_hssi_10g_tx_pcs_rbc.sv(1822): Aviso crítico: parâmetro 'crcgen_init' de instância '...| sv_hssi_10g_tx_pcs_rbc" tem valor "" ilegal atribuído a ele.  Os valores dos parâmetros válidos são: '(crcgen_int)'.  Usando o valor "crcgen_int"

Resolução

Este aviso pode ser ignorado com segurança.

Este aviso está programado para ser removido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGAs Stratix® V

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.