Você pode ver este erro no processo de elaboração da simulação ncsim com o código de simulação PCIe VHDL para Arria V Hard IP devido ao problema de software Quartus II.
Para evitar esse erro, você deve gerar Arria modelo de simulação PCIe V no formato de linguagem Verilog em vez do formato VHDL.
Este problema está programado para ser corrigido em uma versão futura do software Quartus II.