ID do artigo: 000082526 Tipo de conteúdo: Solução de problemas Última revisão: 20/08/2018

Por que a porta raiz hard IP Intel® Arria® 10 PCIe* não atualiza os registros de AER ao receber um pacote de conclusão malformada?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Quando o HARD IP Intel® Arria® 10 PCIe* for configurado como uma porta raiz, se enviar uma solicitação de leitura de memória ao ponto final, e o ponto final devolver um pacote de conclusão malformado, a porta raiz pode não atualizar o registro de AER e deixá-lo cair silenciosamente.

     

    Este problema foi confirmado como um bug de silício.

    Resolução

    Para resolver este problema, o aplicativo do usuário precisa estar ciente desta limitação e implementar um temporizador para TLPs não postados enviados enquanto aguarda pacotes de conclusão. A lógica do usuário, em seguida, precisa verificar se o valor do campo de comprimento corresponde ao comprimento real do pacote para pacotes de conclusão enviados por pontos finais.

    Este problema não está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.