ID do artigo: 000082527 Tipo de conteúdo: Solução de problemas Última revisão: 18/06/2018

Por que o Intel® Stratix® 10 E-tile Hard IP para Ethernet (10G/25G) erro de timestamp TX > 1 segundo?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet de 25G Intel® FPGA IP
    MAC Ethernet de baixa latência de 10G Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema no Intel® Quartus® Prime Pro versão 18.0 e anterior, o hard IP Intel® Stratix® 10 E-tile para Ethernet (10G/25G) ocasionalmente emitirá uma marca de tempo TX que é 1 segundo maior do que o esperado. Isso causa um erro impreciso de 1 segundo no timestamp TX.

Resolução

Um possível trabalho em torno deste problema seria comparar o timestamp TX com o tempo do dia (ToD) e subtrair 1 segundo dele se o tempo de armazenamento for 1 segundo maior do que o ToD.

Este problema está programado para ser corrigido na próxima versão do software Intel® Quartus® Prime.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.