ID do artigo: 000082534 Tipo de conteúdo: Documentação e informações do produto Última revisão: 13/05/2019

Como determinar uma perda de alinhamento ao usar o Hard IP de Intel® Stratix® 10 E-Tile para Ethernet Intel® FPGA IP no modo 100G com PCS (528.514)RSFEC ou PCS (544.514)RSFEC IP?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Atualmente, não há porta exposta no Hard IP de Intel® Stratix® 10 E para Ethernet Intel® FPGA IP quando no modo 100G com PCS (528.514)RSFEC ou PCS (544.514)RSFEC IP que indica uma perda de alinhamento.

    Resolução

    Isso foi corrigido no software Intel® Quartus® Prime v18.1.1.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.