ID do artigo: 000082607 Tipo de conteúdo: Solução de problemas Última revisão: 27/08/2014

Por que o meu Arria II GX relata violações de período mínimo no relógio JTAG?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Devido a um problema no software Quartus® II, os designs Arria® II GX podem relatar violações de período mínimo no clock JTAG. Este problema se deve a um modelo de sincronização incorreto que especifica um período mínimo de 100 ns em vez do limite real de 30 ns.
Resolução Se o período para o seu clock JTAG for superior ou igual a 30 ns, você poderá ignorar com segurança esta violação.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Arria® II GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.