ID do artigo: 000082652 Tipo de conteúdo: Solução de problemas Última revisão: 17/05/2013

Simulação ModelSim do Testbench de demonstração de núcleos DE IP RapidIO II pode exigir ld_debug comando

Ambiente

    Intel® Quartus® II Subscription Edition
    Simulação
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

O Guia do usuário da função RapidIO II MegaCore lista as instruções para simular o testbench de demonstração incluído no núcleo ip usando o simulador ModelSim. No entanto, em variações que incluem um módulo mestre de camada lógica de E/S ou um escravo de camada lógica de E/S módulo, a simulação ModelSim falha ao usar essas instruções.

O erro ocorre durante o carregamento e é exibido como "Fatal: Error". ocorreu em contexto protegido."

Resolução

Para evitar esse problema, para variações que incluem uma lógica de E/S módulo mestre de camada ou módulo de E/S Logical layer Slave, substitua o ld comando com o ld_debug comando na sequência de comando listada na "Simulação com o ModelSim" Seção Simulador" no capítulo Como começar do RapidIO Ii Guia do usuário da função MegaCore.

Este problema é corrigido na versão 13.0 do RapidIO II MegaCore Função.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.